- 고객사 확보 용이한 TSMC, 5나노 선점

[디지털데일리 김도현기자] 반도체 위탁생산(파운드리) 업계 간 나노 경쟁이 치열하다. 이번에는 대만 TSMC가 선수를 쳤다. 5나노미터(nm) 공정 가동이 임박했다. 삼성전자는 한발 늦었지만, 라인 투자를 본격화했다.

12일 업계에 따르면 TSMC는 오는 4월 5나노 제품 양산에 돌입한다. 지난해 네덜란드 ASML이 출하한 극자외선(EUV) 장비 대다수를 수급한 결과다. 해당 라인에서는 애플 애플리케이션프로세서(AP), 퀄컴 모뎀 칩 등이 생산될 전망이다.

TSMC는 지난해 말 5나노 공정의 최신 상황을 공개했다. 시생산 단계로 평균 수율이 80%를 넘어섰다고 발표했다. 5나노는 7나노 대비 전력효율과 성능이 각각 25%, 10% 향상된다. 로직 면적은 25% 줄어든다. 최근 대만 정보기술(IT) 매체 디지타임스는 “TSMC가 다음달 5나노 칩 생산을 개시한다”고 전했다.

TSMC는 5나노에 이어 3나노도 준비 중이다. 지난 1월 고객사들과 3나노 디자인을 협업 중이라고 전했다. 다음달 열리는 북미 기술 심포지엄에서 구체적인 3나노 계획을 공개할 예정이다.
반면 삼성전자는 5나노 라인 구축에 나선다. 지난해 4월 5나노 공정개발을 완료한 지 약 1년 만이다. 고객사 제품 출시 시기를 맞추다 보니, TSMC보다 늦어졌다. 상대적으로 고객사 확보가 용이한 TSMC가 5나노를 선점한 것으로 보인다.

삼성전자는 경기도 화성사업장 EUV 전용공장 ‘V1’에 5나노 라인을 마련한다. 협력사들에 주요 설비를 발주한 상태다. 상반기 내 라인을 완공하고, 이후 테스트 생산, 수율 개선 등 안정화 작업이 이뤄질 예정이다. 이르면 연내 가동이 예상된다.

7나노부터 시작된 양사의 미세공정 대결은 당분간 지속될 가능성이 높다. TSMC가 선제적으로 7나노를 도입했고, 삼성전자는 EUV 공정으로 반격을 했다. 이 시점부터 파운드리 업계는 TSMC와 삼성전자의 양강 체제로 돌입했다. 두 회사 외에는 7나노 이상 가능한 업체가 전무하다.

TSMC와 삼성전자는 3나노에서도 맞붙는다. 삼성전자는 3나노 GAA(Gate-All-Around) 공정개발 속도를 높여, 다시 앞서갈 방침이다. GAA는 트랜지스터의 게이트와 채널이 닿는 면을 4개로 늘린 차세대 기술이다. 기존 핀펫(FinFET) 구조보다 1면을 늘려, 전력 효율을 높였다. 전류의 흐름을 조절하는 트랜지스터는 게이트와 채널의 접촉면이 많을수록, 전류 흐름을 세밀하게 제어할 수 있다.

삼성전자는 GAA 다음 단계인 MBC(Multi Bridge Channel) 방식도 선보였다. 채널을 와이어 형태에서 종이처럼 얇고 긴 모양의 나노시트로 대체하는 방식이다. 나노시트 너비를 특성에 맞게 조절할 수 있고, 핀펫 공정과도 호환성이 높다. TSMC는 아직 어떤 기술을 채택할지 공개하지 않았다.

한편 올해를 끝으로 애플과 TSMC의 AP 독점계약이 끝난다. 지난 2015년 TSMC가 ‘팬아웃-웨이퍼레벨패키지(FO-WLP)’ 기술을 앞세워, 2020년까지 아이폰 AP 독점 생산 계약을 체결한 바 있다. 파운드리 사업 강화에 나선 삼성전자가 절치부심한 만큼, 대형 고객사 유치를 위한 양사의 대결에 관심이 쏠린다.

<김도현 기자>dobest@ddaily.co.kr