[전자부품 전문 미디어 인사이트세미콘]

“더 얇고 가벼우면서도 저렴한 가격과 높은 품질로 고객 요구에 맞춤화된 반도체 패키징 솔루션 제공할 것” 삼성전자 강사윤 반도체연구소 패키지 개발팀장(전무)은 20일 서울 여의도 콘래드 호텔에서 열린 ‘투자자 포럼’에서 이같이 밝혔다.

삼성전자는 다양한 패키징 기술을 확보해 반도체 시장에서 경쟁력을 강화해왔다. 대표적으로 ‘패키지 온 패키지(Package on Package, PoP)’와 ‘실리콘관통전극(Through Silicon Via, TSV)’을 꼽을 수 있다.

여기에 ‘팬아웃패널레벨패키지(Fan Out Panel Level Package, FOPLP)’까지 제공한다. FOPLP는 ‘팬아웃웨이퍼레벨패키지(Fan Out Wafer Level Package, FOWLP)’의 일종으로 보다 얇은 패키지를 구현하면서도 밀도를 높이는 것이 가능하다. 사각형의 지지기판 위에 칩을 올리기 때문에 낭비되는 부분이 적다. 원형 지지기판이 85%만 사용할 수 있다면, 사각형 지지기판은 95% 활용이 가능하다.

삼성전자는 FOPLP에서 12인치 웨이퍼로 멀티다이, 그러니까 여러 개의 칩을 하나의 다이 위에 집적할 수 있도록 했다. 패키지 크기도 15×15, 30×30, 50×50mm로 다양화했다. PoP의 경우 ‘초슬림’에 초점을 맞췄는데 2분기에 0.9mm 패키지를 양산하고 있다. 올해 4분기에는 두께는 0.8mm로 줄일 계획이다. 얇아진 두께만큼 발열에 대비해 ‘TIM(Thermal Interface Material)’을 커패시터와 PCB 사이에 장착해 안정성을 확보했다는 설명이다.

강 전무는 “삼성전자는 30년 동안의 경험을 토대로 이 분야에서 강점을 갖고 있다”며 “고객의 요구에 맞춤화된 패키지 솔루션을 제공할 것”이라고 강조했다. 또한 “경험을 바탕으로 반도체 패키지와 관련된 설계자산(IP)도 충분히 확보했다”고 덧붙였다. 삼성전자는 PoP, TSV 등 3D 패키지와 관련된 전체 특허(미국 기준)의 36%를 가지고 있다.

<이수환 기자>shulee@insightsemicon.com