[디지털데일리 배태용 기자] 글로벌 반도체 표준화 기구인 제덱(JEDEC)은 최근 HBM4 공식 사양을 확정 발표하면서 엔비디아와 AMD 등 주요 고객사의 차세대 AI 칩 출시에 맞춰 HBM4 생태계도 본격적으로 재편될 전망이다. 메모리 반도체 업계도 고객별 사양을 맞추기 위한 본격적인 경쟁에 나설 방침이다.

25일 메모리 업계에 따르면, JEDEC은 발표한 HBM4 사양은 핀당 전송 속도 8.0Gbps, 인터페이스 폭 2048비트(bit) 기준으로, 스택당 최대 2테라바이트(TB/s)의 대역폭을 구현할 수 있다. 이는 현행 HBM3 사양(핀당 6.4Gbps, 1024비트 인터페이스) 대비 2.5배에 가까운 성능이다. 12단 또는 16단까지 적층 가능한 DRAM 다이(die) 구조를 채택해 용량과 전송 효율 모두에서 대폭 개선됐다.

기술 사양 외에도 이번 JEDEC 표준은 보안과 효율 측면에서도 진화를 예고한다. 새로운 전압 설계로 전력 효율을 높이고, '디렉티드 리프레시 매니지먼트(DRFM)' 기능을 통해 일명 '로우해머(Rowhammer)'로 알려진 해킹 공격에도 방어력을 갖췄다. HBM4는 HBM3와 하위 호환도 가능하도록 설계돼, 동일 컨트롤러 내에서 혼용도 가능하다.

이전까지 HBM4는 제조사별 기술 경쟁은 진행돼 왔지만, JEDEC 차원의 표준이 마련되지 않아 본격적인 생태계 확산에는 한계가 있었다. 특히 메모리 컨트롤러나 패키지 인터페이스 등 주변 인프라 정비가 지연됐기 때문이다. 이번 사양 확정으로 메모리 업체들은 공식 기준에 맞춰 제품을 설계·출시할 수 있게 됐고, 고객사들도 다음 세대 칩 설계에 HBM4를 본격 반영할 수 있게 됐다.

업계는 JEDEC 사양 확정을 기점으로 고성능 AI 메모리 시장의 '기선잡기'가 본격화될 것으로 보고 있다. 대표적인 고객사인 엔비디아는 내년 출시 예정인 GPU 아키텍처 '루빈(Rubin)'에 HBM4 탑재를 예고했다. AMD 역시 2026년부터 인스팅트(Instinct) MI400 시리즈에 HBM4를 채택할 것으로 예상된다. 글로벌 AI 수요 확산과 맞물려 주요 고객사들의 주문이 구체화될 것으로 보인다.

메모리 업체들도 발빠르게 대응에 나서고 있다. SK하이닉스는 지난달 업계 최초로 12단 적층 HBM4 샘플을 고객사에 제공했다고 밝혔다. 정확한 속도 및 용량은 공개되지 않았지만, 엔비디아 등 주요 고객사의 인증을 위한 품질 테스트가 진행 중인 것으로 알려졌다. SK하이닉스는 HBM3, HBM3E에 이어 HBM4 시장도 선점한다는 계획이다.

삼성전자는 GTC 2025에서 한발 더 나아간 'HBM4E' 로드맵을 공개했다. 삼성은 핀당 10Gbps 속도와 스택당 2.5TB/s 대역폭 구현을 목표로 삼고 있으며, 기존보다 더 넓은 열 방출 구조와 신소재 인터페이스를 적용한 패키지 설계를 개발 중이다. 시장에 따라 HBM4와 HBM4E를 병행 출시하는 투트랙 전략이 될 가능성도 제기된다.

마이크론도 HBM4 로드맵을 가시화하고 있다. 현재 HBM3E 제품을 엔비디아 H200 등 고성능 GPU에 공급 중이며, 이를 바탕으로 2025년 내 HBM4 시제품을 완성하고 2026년 양산을 목표로 개발에 속도를 내고 있다. 마이크론은 HBM4E 개발 여부는 공식 언급하지 않았지만, 고객 수요에 따라 확장 가능성을 열어둔 상태다.

업계 전문가들은 HBM4 사양 확정이 단순한 기술 고도화를 넘어, 공급망 전반의 기준 정립이라는 점에서 큰 의미를 갖는다고 평가한다. 한 메모리 반도체 관계자는 "AI 수요가 폭증하면서 HBM의 중요성이 더욱 부각되는 상황에서, JEDEC 사양은 반도체 기업들의 투자 판단과 고객사의 제품 설계 기준 모두에 영향을 줄 수밖에 없다"며 "올해 하반기부터는 HBM4 수요가 실제 시장 수치로 나타날 것"이라고 전망했다.