- 오는 2024년 2나노 제품 양산 예정…신공정 도입 기대

[디지털데일리 김도현기자] 세계 최대 위탁생산(파운드리) 업체 TSMC가 선두 수성에 나선다. 경쟁사와의 점유율 격차를 벌린 가운데, 선단공정에서도 추격을 허용하지 않겠다는 의지를 드러냈다.

26일 외신과 업계에 따르면 TSMC는 2나노미터(nm) 공장 용지 취득을 진행 중이다. 20조원 이상을 투자, 오는 2024년 관련 제품 양산이 목표다.

TSMC는 최근 개최한 온라인 기술 심포지엄에서 차세대 공정 청사진을 공개했다. 대만 신주 본사 인근에 2나노 공장 4개동을 구축할 계획이다.

현재 TSMC는 5나노 제품을 양산 중이다. 애플의 애플리케이션프로세서(AP), 퀄컴의 통신 칩 등이 대상이다. 오는 2021년에는 5나노플러스 버전을 추가할 예정이다. 기존 5나노보다 속도 %, 전력효율 10% 향상된 수준이다.

같은 해 4나노 파일럿 라인을 가동하고, 이듬해인 2022년 4나노 양산 체제에 돌입할 예정이다. 순차적으로 3나노, 2나노 라인이 운영될 전망이다.

TSMC는 2나노부터 차세대 기술인 ‘GAA(Gate-All-Around)’를 도입할 방침이다. 핀펫(FinFET) 공정으로는 나노 수를 더 이상 낮추기 힘들다는 판단에서다.

GAA는 트랜지스터의 게이트와 채널이 닿는 면을 4개로 늘린 차세대 기술이다. 기존 핀펫 구조보다 1면을 늘려, 전력 효율을 높였다. 전류의 흐름을 조절하는 트랜지스터는 게이트와 채널의 접촉면이 많을수록, 전류 흐름을 세밀하게 제어할 수 있다. 반도체 미세화의 한계를 극복할 수 있는 기술로 꼽힌다.

TSMC의 적극 행보에는 삼성 파운드리 추격이 영향을 미쳤다. 삼성전자 역시 5나노 라인을 가동 중이며, 수율을 높여가는 단계다. 동시에 4나노 개발도 진행하고 있다.

GAA 분야에서는 삼성전자가 앞선다. 3나노부터 적용을 예고했고, 다음 기술인 MBC(Multi Bridge Channel) 방식도 공개한 바 있다. 채널을 와이어 형태에서 종이처럼 얇고 긴 모양의 나노시트로 대체하는 방식이다. 나노시트 너비를 특성에 맞게 조절할 수 있고, 핀펫 공정과도 호환성이 높다.

향후 양사의 기술 경쟁은 더욱 치열해질 전망이다. 7나노 이하 공정이 가능한 곳은 극자외선(EUV) 공정을 선제 도입한 TSMC와 삼성전자뿐이며, 첨단 기술 수요는 높아지는 추세다. 두 회사는 시장 상황에 맞춰 양과 질 동반 상승을 추구하고 있다.

반도체 업계 관계자는 “인텔이 공정 경쟁에서 한 발 밀리면서 TSMC와 삼성전자의 가치는 더 높아졌다. 파운드리 시장이 성장세인 만큼 두 회사 역시 투자 고삐를 늦추지 않을 것”이라고 분석했다.

한편 시장조사업체 트렌드포스는 2020년 3분기 파운드리 시장점유율 순위를 TSMC(53.9%) 1위, 삼성전자(17.4%) 2위로 내다봤다. 1분기보다 양사의 격차는 소폭 벌어졌다. 매출 부분에서는 전년동기대비 각각 21%, 4% 오를 것으로 추정된다.

<김도현 기자>dobest@ddaily.co.kr