- 공정 미세화 한계 도달…낸드와 유사한 적층 구조 고안
- SK하이닉스·마이크론 등도 준비 중

[디지털데일리 김도현 기자] 삼성전자가 또 다른 ‘스태킹(적층)’ 공정으로 메모리 초격차에 나선다. 낸드플래시에 이어 D램도 쌓는 방식으로 성능을 개선하겠다는 구상이다. 고난도 기술인 만큼 선제 대응을 통해 세계 최초 상용화를 추진할 방침이다.

17일 업계에 따르면 삼성전자는 3차원(3D) D램 연구개발(R&D)에 속도를 낸다. 인원을 충원하는 등 관련 조직 강화에 나섰다.

D램은 중앙처리장치(CPU) 또는 그래픽처리장치(GPU)가 요구하는 데이터를 임시 저장 및 처리하는 메모리다. D램은 수억 개의 셀(저장소)로 구성된다. 1비트(b)가 셀 하나다. 셀은 데이터를 제어하는 트랜지스터와 저장하는 캐패시터로 구성된다. ‘1T1C’ 구조로 불린다. 셀이 트랜지스터로만 이뤄지는 낸드플래시와 차이점이다. 참고로 트랜지스터 스위치인 워드라인과 데이터가 흘러 다니는 비트라인이 셀을 작동시킨다.
과거 D램은 평면에 트랜지스터와 캐패시터를 늘어놓는 형태였다. 하지만 1980년대 후반 D램 용량이 4메가비트(Mb)를 넘어가면서 밀도 향상이 어려워졌고 회로와 저장소 배치 변경이 불가피했다. 당시 업계는 회로와 저장소를 밑으로 파는 ‘트렌치’와 위로 올리는 ‘스택’ 진영으로 나뉘었다.

일본 도시바·NEC와 미국 IBM 등은 트렌치, 삼성전자는 스택을 선택했다. 당시 삼성전자는 표면적으로 수월하고 이슈 발생 시 확인이 용이한 점을 고려해 스택을 채용했다는 후문이다. 결과적으로 삼성전자는 약 30년 동안 D램 1위 자리를 유지하고 있다.

스택이 보편화된 이후부터는 셀 크기를 축소하거나 간격을 줄이는 방식으로 D램 성능을 끌어 올렸다. 낸드와 달리 캐패시터가 존재하기 때문에 추가 적층이 어려워 이러한 방법으로 셀 숫자를 키운 것이다. 최근 메모리 제조사가 D램 공정에 극자외선(EUV) 장비를 적용한 것도 같은 맥락이다. EUV는 기존 불화아르곤(ArF) 대비 얇은 파장으로 회로를 정밀하게 그릴 수 있는 차세대 노광 기술이다.
문제는 한정된 공간에서 셀을 늘리는 데 물리적 한계치에 달했다는 점이다. 캐패시터가 계속 가늘어지면 무너질 수 있다는 부분도 고려 대상이다. 여기서 고안된 콘셉트가 3D D램이다. 구분하자면 현재 D램은 2D D램인 셈이다.

삼성전자는 셀을 눕힌 채로 적층하는 기술 개발에 착수한 것으로 알려졌다. 완성된 D램을 쌓는 고대역폭메모리(HBM)와는 다른 개념이다. 지난해 말 삼성종합기술원 김기남 회장이 반도체 학회에서 관련 내용을 소개한 바 있다.

아울러 D램 트랜지스터의 게이트(전류 대문)와 채널(전류 통로)이 닿는 면을 늘리는 것도 검토 중이다. 3면이 닿는 핀펫(FinFET) 또는 4면이 닿는 GAA(Gate-All-Around) 기술이 D램에 활용될 수 있다는 뜻이다. 전류의 흐름을 조절하는 트랜지스터는 게이트와 채널의 접촉면이 많을수록 정밀 제어가 가능해진다.
미국 마이크론과 SK하이닉스도 차세대 제품 개발 차원에서 3D D램을 고려 중인 것으로 전해진다. 마이크론은 삼성전자와 다른 방식의 3D D램 특허를 제출하기도 했다. 셀을 눕히지 않고 트랜지스터와 캐패시터 모양을 변형한 것이 특징이다. 어플라이드머티어리얼즈와 램리서치 등 글로벌 반도체 장비업체 역시 3D D램 관련 솔루션 개발에 착수했다.

다만 3D D램은 구조 변화에 따른 신소재 발굴, 물리적 난제 등으로 상용화까지는 시간이 필요한 상황이다. 업계에서는 2025년 전후를 원년으로 보고 있다. 김 회장이 언급한 점을 고려하면 삼성전자가 한발 앞선다는 평가가 나온다.

한편 삼성전자는 지난 2013년 업계 최초로 수직(V) 낸드 상용화에 성공했다. 이전까지는 단층 구조로 셀 간격이 좁아지면서 전자가 누설되는 간접현상이 발생했다. 고용량 구현도 어려웠다. 삼성전자는 셀을 겹겹이 쌓아 단층 한계를 극복했다. 이후 국내외 낸드 제조사는 복층 구조를 연이어 채택했다.