[디지털데일리 김도현기자] 자일링스가 새로운 프로그래머블반도체(FPGA) 출시했다. 세계 최대 용량의 제품이다.

21일(현지시간) 자일링스는 미국 팔로알토 디나스가든호텔에서 ‘버텍스 울트라스케일+ VU19P’를 공개했다. 이를 계기로 16나노미터(nm) 기반 버텍스 울트라스케일 제품군을 확장한다.

VU19P는 350억개의 트랜지스터를 갖췄다. 단일 디바이스 상에서 전례 없이 가장 높은 로직 밀도와 가장 많은 수의 입출력(I/O)를 제공한다.

아울러 최첨단 주문형 반도체(ASIC)와 시스템온칩(SoC) 기술이 도입됐다. 테스트 및 측정, 컴퓨팅, 네트워킹, 항공우주, 방위 관련 애플리케이션(앱)의 에뮬레이션 및 프로토타이핑이 가능하다. 오는 2020년 하반기에 공급될 예정이다.

마이크 톰슨 자일링스 수석 매니저는 “VU19P는 새로운 FPGA 표준을 수립했다”며 “900만개에 이르는 시스템 로직 셀을 탑재했다”고 설명했다. 이어 “초당 최대 1.5테라비트(Tb)의 DDR4(DoubleDataRate4) 메모리 대역폭 및 초당 최대 4.5Tb의 트랜시버 대역폭과 2000개 이상의 사용자 I/O도 갖췄다”고 덧붙였다.

이를 통해 현재 가장 복잡한 SoC의 프로토타이핑 및 에뮬레이션이 가능해진다. 인공지능(AI), 머신 러닝, 비디오 프로세싱 및 센서 융합에 사용되는 새로운 복잡한 알고리즘도 개발할 수 있다. VU19P는 기존에 가장 큰 FPGA였던 20nm ‘버텍스 울트라스케일 440’ 이전 세대 FPGA 보다 1.6배 더 크다.

서밋 샤 자일링스 수석 매니저는 “개발자는 ASIC, SoC를 적용하기 전에 VU19P를 사용해 하드웨어 유효성 검사 가속화 및 소프트웨어 통합을 시작할 수 있다”고 강조했다. 고객들도 차세대 앱과 기술을 신속하게 설계하고, 검증할 수 있는 포괄적인 개발 플랫폼으로 활용할 수 있다.

자일링스 ‘비바도 디자인 수트’를 이용해 디자인 플로우를 최적화할 수도 있다. 덕분에 비용 및 테이프아웃(Tape-Out) 리스크를 줄이고, 효율을 높인다. 시장 출시 시간까지 단축할 수 있다.

한편 자일링스는 지난 7일 데이터센터 가속기 카드 ‘알베오 U50’을 내놓았다. 이 제품 역시 울트라스케일+ 아키텍처를 기반으로 설계됐다. 알베오 제품 포트폴리오 중 높이와 길이가 절반에 불과한 폼팩터다. 최초로 75와트(W)의 낮은 PE(Power Envelope)로 패키징하기도 했다.

<팔로알토(미국)=김도현 기자>dobest@ddaily.co.kr