- 삼성전자, SK하이닉스는 올 하반기 16나노 낸드 양산

[디지털데일리 한주엽기자] 삼성전자에 이은 세계 2위 낸드플래시 생산 업체인 일본 도시바가 2세대 19나노 공정을 도입, 기존 1세대 19나노 공정 대비 칩 면적을 줄이는 데 성공했다. 칩 면적이 줄어들면 웨이퍼 한 장에서 뽑아낼 수 있는 칩 수가 늘어난다는 뜻으로, 이는 곧 생산원가가 축소됨을 의미한다.

30일 관련 업계에 따르면 도시바는 2세대 19나노 공정을 이용한 멀티레벨셀(MLC 셀당 2비트) 64기가비트(Gb) 낸드플래시를 이달부터 양산한다. 이 회사는 해당 공정을 활용해 트리플레벨셀(TLC, 셀당 3비트) 낸드플래시도 2분기 중 양산할 계획이라고 밝혔다.

메모리는 워드라인(Word Line)과 비트라인(Bit Line)이 교차하며 격자모양을 이루는 구조로, 특정 워드라인과 비트라인의 교차점에 있는 메모리 셀을 호출하는 방식으로 동작한다. 도시바의 2세대 19나노 공정을 거친 낸드플래시는 워드라인의 하프피치(half pitch)가 종전과 동일한 19나노지만 비트라인의 하프피치는 기존 26나노에서 19.5나노로 축소됐다.

이에 따라 칩 면적 또한 좁아졌다. 도시바의 1세대 19나노 공정 낸드플래시 칩의 면적은 131mm2였으나 2세대 19나노 칩은 94mm2로 약 16% 면적이 줄어들었다. 도시바는 “이 같은 칩 면적은 (현 시점에선)세계 최소”라고 설명했다.

도시바가 15~16나노로의 공정 전환을 미루고 19나노에서 한 세대를 머무는 이유는 투자를 줄이고 원가 절감을 이어가기 위한 방편인 것으로 해석되고 있다. 현재 양산 라인에 도입된 이머전 불화아르곤(ArF) 노광 장비로 그려넣을 수 있는 물리적 회로 선폭의 한계치는 38나노다.

메모리 업체들은 노광 공정을 2회에 걸쳐 실시하는 더블패터닝으로 19나노 낸드플래시를 생산하고 있지만, 15~16나노대에선 노광 공정을 4번 거치는 쿼드패터닝을 도입해야 한다. 이럴 경우 공정수가 늘어나 생산성은 떨어질 수 밖에 없다.

이 같은 소식에 국내 업계의 한 관계자는 “도시바가 이제야 진정한 19나노 낸드플래시를 양산한 것”이라고 평가 절하했다. 이 관계자는 “국내 업체들은 최대 회로 선폭을 기준으로 양산화 발표를 하지만, 도시바는 항상 최소 선폭을 기준으로 삼는다”라며 “지난해 초 도시바가 양산 발표한 19나노 낸드플래시는 우리 기준으로는 26나노 제품인 셈”이라고 말했다.

삼성전자와 SK하이닉스는 올 하반기 16나노 낸드플래시를 양산한다는 계획을 세워뒀다.

<한주엽 기자>powerusr@ddaily.co.kr