[디지털데일리 김문기 기자] 인공지능(AI) 시대에 대응하기 위한 시스템 기반의 가속기가 더 업그레이드돼 돌아왔다. AMD는 FPGA 시장에서 보다 발전된 표준을 섭렵하는 2세대 버설 프리미엄 시리즈를 공개했다. 빠른 연결과 더 효율적인 데이터 이동, 더 많은 메모리 가용성을 제공한다.

AMD(대표 리사 수)는 광범위한 워크로드에서 높은 시스템 가속 성능을 달성할 수 있도록 설계된 적응형 시스템온칩(SoC) 플랫폼인 ‘2세대 버설 프리미엄 시리즈(AMD Versal Premium Series Gen2)’를 12일 공개했다.

이번 제품은 FPGA 업계 최초로 CXL 3.1(Compute Express Link 3.1)과 PCIe 젠6(PCIe Gen6) 및 LPDDR5X를 하드 IP 형태로 지원하는 디바이스다. 차세대 인터페이스와 메모리 기술은 프로세서와 가속기 간의 데이터 이동 및 액세스를 빠르고 효율적으로 처리한다. 또한, CXL 3.1과 LPDDR5X는 더 많은 메모리 자원을 보다 빠르게 활용할 수 있어 데이터센터, 통신, 테스트 및 측정, 항공우주 및 방위 산업 등 데이터 집약적 애플리케이션에서 요구하는 실시간 프로세싱 및 스토리지 요구사항을 충족한다.

살릴 라지(Salil Raje) AMD 적응형 및 임베디드 컴퓨팅 그룹 총괄 책임자 겸 수석 부사장은 “시스템 설계자들은 더 많은 데이터를 더 작은 공간에 저장하고, 보다 효율적으로 시스템 부품 간 데이터 이동을 처리할 수 있는 방법을 지속적으로 모색하고 있다.”며, “이번에 2세대 버설 제품군에 추가된 최신 제품은 AMD의 고객이 전반적인 시스템 처리량과 메모리 리소스 활용도를 개선하여 클라우드에서 엣지까지 가장 까다로운 애플리케이션에서 최상의 성능 및 역량을 달성할 수 있도록 지원한다”고 말했다.

AMD는 FPGA 기반 가속기와 같은 디바이스 및 프로세서 간의 상호 연결을 위한 개방형 산업 표준인 CXL 지원에 적극적이다. 2세대 버설 프리미엄 디바이스는 업계에서 가장 빠른 호스트 인터페이스인 PCIe 젠 6 및 CXL 3.1을 통해 호스트 CPU와 가속기 간의 업계 최고의 고대역폭 연결을 지원한다. PCIe 젠 6은 PCIe 젠 4 또는 젠 5를 지원하는 경쟁 FPGA에 대비 2~4배 빠른 속도를 발휘하며, PCIe 젠 6으로 실행되는 CXL 3.1은 CXL 2.1을 사용하는 경젱 제품에 비해 유사한 지연시간으로 두 배의 대역폭, 향상된 패브릭 및 일관성(Coherency)을 제공한다는 게 AMD의 설명이다.

마이크 레더 AMD 제품 마케팅 시니어 매니저는 12일 사전 브리핑을 통해 “CXL 표준 규격은 현재 출하 중인 서버 절반이 지원할 정도로 보편화됐으며, 향후 5년간 2배 가량 성장ㅇ해 거의 모든 서버가 이를 지원하게 될 것”이라고 설명했다.

시스템 개발자는 2세대 버설 프리미엄 시리즈와 AMD 에픽(EPYC) CPU를 함께 사용해 CXL 또는 PCIe를 통해 고성능 CPU에 연결된 최신 AMD FPGA 기반 디바이스를 활용할 수 있다. 이는 데이터 집약적 애플리케이션을 가속화하고, 급속도로 증가하는 데이터 요구를 충족한다. 이외에도, CXL은 메모리 일관성(Memory Coherency)을 제공하여 완벽한 이기종 가속 컴퓨팅을 가능하게 한다.

AMD 2세대 버설 프리미엄 시리즈 적응형 SoC는 최대 속도 8,533Mb/s로 현재 가용한 가장 빠른 메모리 규격인 LPDDR5X를 통해 메모리 대역폭을 개선함으로써 데이터 전송 및 실시간 응답 속도를 향상시킨다. 이러한 향상된 초고속 DDR 메모리를 통해 기존 LPDDR4 및 5 메모리를 탑재한 동급 경쟁 디바이스에 비해 최대 2.7배 더 빠른 호스트 연결을 제공한다고 지목했다.

또한, CXL 메모리 확장 모듈과의 연결을 통해 LPDDR5X 메모리만 사용할 때보다 최대 2.7배 더 높은 총 대역폭을 활용할 수 있다. 이를 통해 2세대 버설 프리미엄 시리즈는 여러 가속기로 확장 및 동적 할당이 가능한 메모리 풀링(Memory Pooling)을 지원함으로써 메모리 활용도를 최적화하고, 메모리 대역폭과 용량을 증가시킬 수 있다.

레더 시니어 매니저는 “향후 2~3년 내 D램 시장에서 DDR5가 지배적인 메모리 유형이 될 것”이라며, “이전 세대 대비 속도도 2배나 증가했음에도 불구하고 전력 소모량은 20~30% 더 낮아졌다”고 강조했다.

2세대 버설 프리미엄 시리즈 적응형 SoC는 여러 디바이스로 메모리 풀을 동적으로 할당하여 MH-SLD(Multi-Headed Single Logic Device)의 메모리 활용도를 개선한다. 이를 통해 패브릭이나 스위치를 사용하지 않고도 동작이 가능하며, 최대 두 개까지 CXL 호스트를 지원한다.

보안 기능이 강화된 2세대 버설 프리미엄 시리즈는 데이터 이동 및 저장 시 빠르고 안전하게 데이터를 전송한다. 이 디바이스는 업계 최초로 하드 IP 형태로 통합된 PCIe IDE(PCIe Integrity and Data Encryption)를 지원하는 FPGA이다. 하드웨어 구조의 DDR 메모리 컨트롤러에 내장된 인라인 암호화(Inline Encryption)는 휴면 데이터를 보호하고, 400G의 고속 암호화 엔진은 디바이스가 최대 2배 더 빠른 속도로 사용자 데이터를 보호하고, 더 빠르고 안전한 데이터 트랜잭션 제공할 수 있도록 지원한다.

레더 시니어 매니저는 “데이터가 엔드투엔드 시스템 내에서 보안이 강화되기 위해서는 데이터가 전송 중이거나 저장 중 또는 사용중에도 모두 안전하게 보호돼야 한다는 의미다”라며, “이를 위해서 AMD는 고속 암호화 엔진 등을 통해서 메모리 내에서의 데이터 보안을 강화하고 있으며,경쟁사 제품군과 비교했을 때도 2배 가량 빠른 속도를 보여준다”고 확신했다.

이어, “1년 이상 생산된 견고한 기반의 1세대 기반 위해 2세대 프리미엄 제품이 구축된 것”이라며, “이러한 바탕 위에 I/O 블록과 트랜시버 메모리 컨트롤러, 포스트 인터페이스 등을 선별, 집중적으로 혁신했기 때문에 리스크를 최대한 낮추면서 생산단계로 빠르게 진입할 수 있는 체계를 갖추게 됐다”고 덧붙였다.

AMD의 2세대 버설 프리미엄 시리즈 개발 툴은 2025년 2분기에 출시될 예정이다. 반도체 샘플은 2026년 초에 제공된다. 양산 제품은 2026년 하반기부터 출하를 목표로 한다.