[디지털데일리 김도현기자] 반도체 위탁생산(파운드리) 공룡 간 전쟁이 격화되고 있다. 도망가려는 1위 TSMC와 추격하는 2위 삼성전자의 ‘나노 경쟁’ 때문이다.

20일 업계와 외신에 따르면 류더인 TSMC 회장은 2나노미터(nm) 공정을 연구개발(R&D) 중이라고 처음 공개했다.

대만 언론은 TSMC가 파운드리 R&D 속도를 높이고 있다고 분석했다. 후발 주자인 삼성전자의 추격이 주된 이유다. TSMC는 대만 신주의 과학기술단지에 2nm 공장을 짓는다. 오는 2024년 생산이 목표다.

TSMC는 5nm 공정 시험 생산에도 들어간 상태다. 이르면 내년 상반기부터 5nm 공정을 적용한 칩 양산에 돌입할 것으로 보인다.

삼성전자는 지난 4일 파운드리 포럼을 통해 ‘2021년 3nm 제품 양산 로드맵’을 발표했다. 특히 3nm부터는 GAA(Gate-All-Around) 공정을 도입한다. 전류가 흐르는 원통형 채널 전체를 게이트가 둘러싸, 전류의 흐름을 더 세밀하게 제어할 수 있는 차세대 트랜지스터 구조다. 이미 3nm GAE(Gate-All-Around Early) 공정 설계 키트를 고객사에 배포했다.

3nm 공정의 경우 현재 7nm 대비 칩 면적을 45% 정도 줄일 수 있다. 50% 소비전력 감소와 35% 성능 향상 효과도 얻을 수 있다.

양사의 나노 경쟁은 7nm부터 본격화됐다. TSMC가 7nm 공정을 먼저 내놓자, 삼성전자는 극자외선(EUV) 기술로 반격했다. 삼성전자는 지난 4월 EUV 기술을 기반으로 하는 7nm 제품을 출하했다. EUV 기술은 기존 불화아르곤(ArF)보다 14분 1에 불과한 파장 길이로 세밀한 회로 패턴을 그릴 수 있다. TSMC는 뒤늦게 EUV 공정을 도입했다.

EUV를 앞세운 삼성전자는 5nm 공정 개발을 완료했다. 올해 하반기 6nm 적용 제품, 내년 상반기 5나노 제품 양산이 예정돼 있다.

현재 기술적으로는 삼성전자가 한발 앞선다는 평가다. EUV 선점 전략이 통한 것이다. 다만 파운드리 특성상 경쟁사 고객을 빼앗기가 쉽지 않다.

업계 관계자는 “미세 공정을 먼저 개발한다고 끝날 문제가 아니다. 중요한 포인트는 개발 완성도, 양산성”이라면서 “반도체 설계(팹리스) 입장에서 생산라인을 옮기기 쉽지 않다. TSMC의 힘은 여기에 있다”고 말했다.

한편 시장조사업체 트렌드포스에 따르면 올해 3분기 TSMC 매출액은 92억5200만달러(약 11조1800억원)에 달할 전망이다. 점유율 50.5%다. 삼성전자 매출액은 33억5200만달러(약 4조500억원)으로 예상됐다. 점유율 18.5%다. 올해 초 TSMC(48.1%)와 삼성전자(19.1%)의 격차가 줄어드는 분위기였지만, 다시 벌어지게 됐다. TSMC는 50%대를 회복했다.

<김도현 기자>dobest@ddaily.co.kr